### JP57208722

**Publication Title:** 

DIGITAL FILTER

Abstract:

Abstract of JP57208722

PURPOSE:To make mass-production possible and to reduce the cost, by constituting a basic block with a delay element train of outgoing and incoming paths and an operating circuit, and constituting a digital filter with a plurality of basic blocks. CONSTITUTION:An operating circuit consisting of incoming delay elements 12,13- 1-13-4, outgoing delay elements 16-1-16-4, an adder and a multiplier is used as a basic block and constituted on a printed circuit board or an IC chip, and a linear phase type digital filter is constituted by coupling plural basic blocks in cascade connection. A selector selecting either one of the output of the delay elements 13-3 or 13-4 and a selector 18 selecting either one of the output of the selector 32 or the delay element 16-1 are provided, allowing to select an even number or odd number of stage of the basic block at the final stage.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

## 19 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭257-208722

(1) Int. Cl.<sup>3</sup>
H 03 H 17/06

識別記号

庁内整理番号 8124-5 J ❸公開 昭和57年(1982)12月21日

発明の数 1 審査請求 未請求

(全 8 頁)

**の**デイジタルフイルタ

顧 昭56-94499

②出 願昭56(1981)6月18日

の発明 者 脇田俊昭

厚木市旭町4丁目14番1号ソニ

-株式会社厚木工場内

**砂**発 明 者 岩瀬清一郎

厚木市旭町4丁目14番1号ソニ

一株式会社厚木工場内

切出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

四代 理 人 弁理士 土屋勝

外1名

明 細 書

1. 発明の名称

创特

デイジタルフイルタ

#### 2 特許請求の範囲

#### 3. 発明の詳細な説明

本発明はデイジタルフイルタに関し、特に係数 が対称な非選回超デイジタルフイルタに用いて最 選なものである。 デイジタル化されたアナロタ信号をそのサンプル開剔ごとに侵数回避蛛して複数回の埋弧信号を形成し、これらの遅延信号を々に係数を掛けて加算して、音域分離、音域関限等の処理を難したデイジタル信号を待るようにしたデイジタルフイルタが知られている。このようなデイジタルフイルタでは、遅端度数が多くなると、1枚の基本に処理回路をマウントすることができなくなり、複数の基板に回路を分配しなければならなくなる。

本発明は、1枚の当板またはICチップにディジタルフィルタの基本プロックを収容させて、との基本プロックを複数個結合してフィルタ回路の全体を構成し得るようにすることを目的とする。

 ビット………… 即の情報の意味)の失々に対して 係数 an、 an-1、 an-2 ………… が到其 ap Mn、 Mn-1、 Mn-2 ………… によつて ap けられた 後、 別算 ap (1) で 加算 されて 出力 信号 y が ip られる。 7 波( 7 タ ップ)の p 迷 ip 型 フィルタの 場合、 係数 は 対称 ip で a つ て 、 係数 an-2 こ an-4、 an-1 こ an-5、 an = an-4 となつている。

第2回は第1回のフィルタにおける投資係数の 対称性を利用して、同一係数の対算を共適の損害 様で行うようにしたものである。 すなわち、同一 係数が掛けられる一組の連延信号を加算器 An、An-1 ……で加え合わせてから掛算器 Mn、Mn-1 ……

第1 図または第2のフィルタ回路を複数の基本ブロックに分けて、夫々をブリント基板に設け、 全体の回路が構成されるように各ブリント基板間 を結合するようにした場合、各基板ブロックが同 一回路で構成され、また各基本ブロック間の結合 が簡単に行われるように工夫が必要である。特に、 第1 図及び第2 図のフィルタ回路をそのまま複数

(3)

れ、強子切から的設の人力(第3回の难子場に相当する)に戻される。なお第4回の終端プロック(10-3)以外のプロック(10-1)(10-2)にないては、第3回のセレクタ母が強子以に与えられる副御信号」(高レベル"1"または低レベル"0")によつてA人力時に設認され、選進米子(16-1)の出力と選進米子(16-2)の入力とか結合される。

各選集業子以、(13-1)~(13-4)、(16-1)~(16-4) はシフトレジスタまたはラツチ回路(16-4) はシフトレジスタまたはラツチ回路(10個リツブフロツブ)等で確成され、これらの出力のうちの一対の同一の係数を掛けるべき出力が、第2回と同じように加算器(21-1)~(21-4)によつて互に加算され、各加算出力はラツチ回路(22-1)~(22-4)を経て母算器(23-1)~(23-4) に与えられる。これらの母算器(23-1)~では所定の係数 am、am+1、 am+2、 am+aの母算が行われ、夫々の母算出力は、ラツチ回路(24-1)~(24-4)、加算器(25-1)(25-2)、ラツチ回路(26-1)(26-2)及び加算器のから成る街

の基本ブロックに分割すると、フィルタ会体の 生設数の違い( 好数数、偶数数 ) があるため、河 ーの基本ブロックで解放することは凶難になる。

用3 図は本発明の一类物例を示すデイジタルフィルタの番本ブロック間の図路図である。このブロックは一つのブリント 無根または I C テップ上に解収される。遅延収数は片進4数(程便では収)であつて、再4 図のように 3 個の基本ブロック(1U-1)(1U-2)(1U-3) を破判結合するととによつて、遅端収数が 2 3 の直線位相形デイジタルフイルタが構成される。

第3 図のように人力デイジタル信号は強子切から足はボ子のに与えられ、更にその出力が4つの足ばボ子(13-1)~(13-4)を辿つて強子のに詳出される。との強子のの出力は次段の人力(第3 図の強子のに相当する)に与られる。次段からの帰路信号は強子的に与えられ、4つの理延米子(16-1)~(16-4)によつて選延される。との帰路遅延回路の出力は或後の遅延条子(16-4)の前(遅延素子(16-3)の出力)から取り出さ

(4)

形の加爽回路で一つに加え合わされる。

加典咨询の出力は、進子時に与えられる前以ブ ロックからの改算出力(加算機のの出力に相当す る)と加具各四で加え合わされ、前たな資料出力 としてラッチ回路側を介して油子切に導出される。 ラッチ回路側は加井器間の出力を次段に転送す るために必らず必要であり、とれによつて処理信 号が1ヒツトの選延を生ずる。この選婚分を構正 するために、ある図の強子切に与えられる入力信 身は、遅延累子(2)(ラツチ回路)を1段通してか ら避此系子列(1.3-1)~(13-4) に与えられる。 これによつて串る図の基本プロツクの出力側のラ ツチョ路30による最低分が入力側の選延来子02に よる遅延でもつて補償(パランス)される。また 船路側の差延業子列(16-1)~(16-4)の出力 は、此述の如く、1段前の素子(16-3)の出力 から強子切に導出され、前段ブロツクに戻される。 とのため産賃系においては、住路側の人力部の急 延ま子(2)で遅れた分が、復略個の1段前の出力収 出しによつて相殺されるから、基本ブロツク単体

でのか分な単端並は減くなり、実質的に在略 4 級、 供略 4 級の連絡と特価となる。

出る図の基本プロツクが最終のプロツクに用いられる場合には、遅進ま子(13-4)の人力(A)と出力(D)との例れかを選択するセレクタ(D)及びとのセレクタ(D)の出力(B)と遅端ま子(16-1)の出力(A)との何れかを選択するセレクタ(B)によつて、任格例及び復略者の遅進ま子列の水準調合が行われる。セレクタ(B)は増子(D)に与えられる制御信号はでもつて動作され、またセレクタ(B)は、洗述の如く選子(B)に与えられる制御信号」でもつて動作される。

第5図は音数段のデイジタルフイルタの母母係 紋の配列を示すグラフである。このタイプのフィ ルタでは、中央の係数 aoを中心として、 ai = a-1、 a2 = a-2 …………のような対称形の係数配列とな る。第3図の基本プロツクを乗4図のように検列 競挽してこのタイプのフィルタを構成する場合、 第4図の終端のブロツク(10-3)においては、 第3図のセレクタ図が制御信号k(高レベル\*1\*

(7)

13-4) の出力と選集

本か上述の異解例では、 是这段故が狂路 4 段、 似路 4 段の基本プロックを、構成したが、 任意段故 (例えば狂路 2 段、 復略 2 段)で構成することが できる。 往路と復路との 遅延段故の和が 2 Nの場 合には、 往路 N + 1 段、 復路 N - 1 段 (土 1 は既 述の 遅延 補正分)で前段及び 後段との結合を行え ばよい。

本発明は上述の如く、同一の基本プロックを複数個級列級機して高次のディジタルフィルタを構成し得るようにしたので、基本プロックの量強化が可能であり、より低価格のディジタルフィルタを作ることができる。また最終段の基本プロックの住路及び復路の選延業子列の夫々の後端側の設合が限を変えることにより、遅延複数が偶数及び奇数のディジタルフィルタを簡単に構成すること

または低レベル" 0 ° )によつて A 側に破脱され、 またセレクタ UB が 即得任分」によつて B 側に接続 される。 C の粉米、 住略の避難末子 (13-3) の 出力と保格の選集末子 (16-2) の入力とが紹合 される。

この場合、 成長端の掛鼻器 (23-1) の係数 am として朝 5 図の中央の係数 aoが与えられるが、 向 一の人力信号を有する加鼻器 (21-1) によつて 上記投鼻器 (23-1) の入力が2 倍になつている から、実験の係数として ao/2 を amに与える。 な シ aoが U.5~1 であれば、 …………… a-2、 a-1、 ao/2、 a1、 a2…………の係数列の全体を2 倍に して食具程度を高めることができる。

(8)

ができる。

#### 4. 図面の簡単な説明


第1 図は低来から知られている一般的なディジ ダルフイルタの回路図、第2 図は第1 図の回路で 向一係数の掛算を同一の母質器で行うようにした 従来から知られているディジタルフイルタの回路 図である。


第3 図は本発明の実施例を示すデイジタルフィルタの基本プロックを示す回路図、ボ4 図は基本プロックの接続環様の一例を示すプロック回路図、 第5 図及び第6 図は夫々フィルタの掛算係数の配列のタイプを示すクラフである。

なお凶歯に用いられている符号において、

(9)

a n





#### (自発) 手統補正書

昭和57 年4 月22 日

特許庁長官敦

1. 事件の表示 昭和56 年 特 許 顧 第 9 4 4 9 9 - 号

2. 発明の名称 デイジタルフイルタ

3、補正をする者 事件との関係 特許出版人

東京都品川区北品川6丁目7番35号(218)ソニー 枠 式 会 社

4. 代 選 人 〒160. 東京都新店区西新店1の9の18 永和ビル 電器東京(図) 848-0322号(代表)

(6595) 弁理士 土 歴



5. 補泄命令のほ付 昭和 甲 月 日

6、 適用により増加する発明の数

7. 前 市 の 対象

明確 アネリの詳細な説明の個

8. M IE の 円 W



(I)、明紹書第3頁4行目の「7叙」を「第1図は 7取」に訂正。

(2)、 同第 3 頁 5 行目の「場合、」を「場合で、」に 訂正。

(3)、同館3頁1行目の「なつている。」を「なつているものとする。」に訂正。

(4)、 同第 4 頁 1 0 行目 「 2 3 」を 「 2 4 」に 訂正。
(5)、 同第 7 頁 1 1 行目 の 「 (35 」を 「 69 」に 訂正。
(6)、 同第 8 頁 1 0 ~ 1 1 行目の 「 なか a<sub>0</sub>が 0.5 ~
1 であれば、 」を 「 なか、 例えば | a<sub>0</sub> | が 0.5 ~
1 で、 a<sub>0</sub>以外 の絶対値が 0.5 以下であれば、 」に
訂正。

-以 上-

·(2)